यह इलेक्ट्रिकल इंजीनियरिंग के छात्रों के लिए एक विशेष स्थान है जहाँ वे जटिल विषयों पर चर्चा कर सकते हैं, समस्याओं का समाधान कर सकते हैं, और अपने ज्ञान को बढ़ा सकते हैं। यहाँ छात्र अनुभवी लोगों से मार्गदर्शन प्राप्त कर सकते हैं, प्रश्न पूछ सकते हैं, और परीक्षाओं की तैयारी के लिए सुझाव प्राप्त कर सकते हैं। यह मंच एक सहायक समुदाय बनाने का प्रयास करता है जहाँ छात्र एक साथ सीख सकते हैं और आगे बढ़ सकते हैं।
- Cooper लॉस
- Iron लॉस
- हिस्टेरियस लॉ स
- All
लोह हानि के दो प्रकार से होती है 1) एडी करंट लॉस 2) हिस्टेरेसिस लॉस
एडी करंट लॉस को कम करने के लिए कोर को पटलिट करके वार्निश लेपित किया जाता हैं।
ओर हिस्टेरेसिस लॉस को कम करने के लिए कोर मटेरियल में सिलिकॉन की मात्रा मिलाई जाती हैं।